# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images,
Please do not report the images to the
Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

#### **ELECTRONIC DEVICE INSPECTION SYSTEM**

Patent Number:

JP5322989

Publication date:

1993-12-07

Inventor(s):

SHIONO TORU; others: 02

Applicant(s)::

SONY CORP

Requested Patent:

JP5322989

Application Number: JP19920170056 19920518

Priority Number(s):

IPC Classification:

G01R31/28

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE:To enable the test with a boundary scan method for the analog terminal of a digital integrated circuit as well as an analog integrated circuit.

CONSTITUTION: A multiplexer MUX2, when set in test mode, is controlled to set an input to an internal circuit in an open state or a state to be impressed with a proper voltage, and in normal mode, to input the data input from an input terminal Pli as it is in the internal circuit. That is, the multiplexer MUX2, when set in test mode, is controlled not to be impressed with the test data input from the input terminal Pli in the internal circuit. As there is no fear that the internals of an analog integrated circuit is destroyed by the tests data, the boundary scan method can be applied to the analog integrated circuit.

Data supplied from the esp@cenet database - 12

THIS PAGE BLANK (USPTO)



#### (19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-322989

(43)公開日 平成5年(1993)12月7日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 1 R 31/28

6912-2G

G01R 31/28

V

#### 審査請求 未請求 請求項の数1(全 11 頁)

(21)出願番号	特顯平4-170056	(71)出願人	000002185	·
•	-		ソニー株式会社	
(22)出願日	平成 4 年(1992) 5 月18日		東京都品川区北品川6丁目7番35号	
		(72)発明者 <sup>〉</sup>	塩野 徹	
			東京都品川区北品川6丁目7番35号	ソニ.
			一株式会社内	
	,	(72)発明者	奥本 浩司	
	·		東京都品川区北品川 6丁目 7番35号	ソニ
	•		一株式会社内	
		(72)発明者	松野 克巳	_
			東京都品川区北品川6丁目7番35号	ソニ
	t		一株式会社内	
•		(74)代理人	弁理士 髙橋 光男	


#### (54) 【発明の名称】 電子装置検査システム


#### (57)【要約】

【目的】 ディジタル集積回路のアナログ端子及びアナログ集積回路に対してもバウンダリスキャン方式によるテストを可能にする。

【構成】 マルチプレクサMUX2は、テストモードに設定された時に内部回路の入力をオープン状態もしくは適当な電圧が印加される状態にし、通常モードでは入力端子PIiから入力されたデータをそのまま内部回路に入力するように制御される。つまり、マルチプレクサMUX2はテストモードに設定された時に、入力端子PIiから入力されるテストデータが内部回路に印加されないようにする。テスト信号によりアナログ集積回路の内部が破壊される恐れがなくなるので、アナログ集積回路に対してもバウンダリスキャン方式によるテストを行うことができる。

Thoj\和跨内部17





#### 【特許請求の範囲】

【請求項1】 電子装置を構成する複数の集積回路の入出力端子間の接続状態をバウンダリスキャン方式を用いて検査するシステムにおいて、

前記複数の集積回路中、少なくともアナログ集積回路の バウンダリスキャンセル及びディジタル集積回路のアナ ログ端子のバウンダリスキャンセルにはテストモード時 にテスト信号が該アナログ集積回路の内部回路に印加さ れないようにする回路を設けたことを特徴とする電子装 置検査システム。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子装置を構成する複数の集積回路、特にアナログ集積回路を含む複数の集積 回路の入出力端子の接続状態を検査するシステムに関するものである。

#### [0002]

【従来の技術】従来、集積回路には図8た示すようにデータのパラレル入力端子PI及びパラレル出力端子POが設けられており、さらにマイクロコンピュータ又は他のICとの間でシリアル通信を行うためのシリアルインタフェースSIFが設けられている。このシリアルインタフェースSIFにおいては、データのシリアル入力端子SI、データのシリアル出力端子SO、通信用のクロック端子SCK、及び通信相手の選択用としてのチップセレクト端子CSが設けられている。なお、実際の集積回路では、パラレル入力端子PI及びパラレル出力端子POはこのように規則的に配列されているとは限らないし、集積回路によっては入出力を兼用する端子も存在する。また、パケット入力端子PIを有しない集積回路もある。しかし、説明を簡単にするためこのように記載した。

【0003】このような構成の集積回路を複数接続する場合、図9に示すように第1の集積回路ICAのパラレル出力端子POを第2の集積回路ICBのパラレル入力端子PIに接続すると共に、シリアルインタフェースSIFのシリアル入力端子SI、シリアル出力端子SO及びクロック端子SCKを各集積回路ICA及びICBに対して共通に接続する。また、各集積回路ICA及びICBに対して共通に接続する。また、各集積回路ICA及びICBのチップセレクト端子CSは制御用のマイクロコンピュータ(以下、マイコンという)COMからそれぞれ別々に接続され、通信する相手をチップセレクト端子CSで選択することにより、時分割通信を行うように構成されている。

【0004】ところで、この種の集積回路を接続してデータの送受信を行う場合、各集積回路のパラレル入力端子PI、パラレル出力端子POがそれぞれ確実に接続されているか否かを検査する必要がある。特に、限られた面積の基板上に多数の集積回路を高密度で配置する場合、配線処理が複雑になることにより、配線の接続状態

を確実に検査することが一段と困難化するという問題点 があった。

【0005】この問題点を解決するための一つの方法として、いわゆるバウンダリスキャン(BoundaryーScan:以下、B/Sという)と呼ばれる検査方法が考えられている(IEEE、Std 1149.1-1990)。すなわち、図1に示すようにこの種の集積回路IC11は、データのパラレル入力端子PI及びパラレル出力端子POとシリアル通信を行うためのシリアルインタフェースSIFとを有する構成に加えてB/S用のテストインタフェースTIFを備えている。

【0006】このテストインタフェースTIFは外部からテストデータをシリアルで入力するテストシリアル入力端子TSIと、入力されたテストデータをシリアルで出力するテストシリアル出力端子TSOと、テストデータ処理用のクロックを入力するテストクロック入力端子TCKと、集積回路IC11をテストモードに設定する指令を入力するためのテストモードセレクト端子TMSとを有する。

【0007】この集積回路IC11の内部は図1人に示すように、パラレル入力端子PI及び所定のデータ処理を実行するファンクションロジック(FLG)の間に、パラレル入力端子PIの各入力端子PI1~PI4に対応してB/SセルBC1~BC4が設けられている。また、パラレル出力端子PO及び所定のデータ処理を実行するファンクションロジック(FLG)の間に、パラレル出力端子POの各出力端子PO5~PO8に対応してB/SセルBC5~BC8が設けられている。なお、テストクロック入力端子TCK及びテストモードセレクト端子TMSは省略した。

【0008】図12はB/Sセルの構成の1例を示すプロック図で、(a)は図11のB/SセルBC1~BC4に相当する入力セル、(b)は図11のB/SセルBC5~BC8に相当する出力セルである。

【0009】図12 (a) において、入力端子PIi (図11ではiは1から4までの整数)から入力された データはファンクションロジック(FLG)とマルチプ レクサMUXの第1入力に送出される。マルチプレクサ MUXの第2入力には前段の出力データ (このB/Sセ ルがBC1に相当する場合はテストシリアル入力端子T SIへの入力データ、BC2~BC4に相当する場合は それぞれBC1~BC3の出力データ)が入力されてい る。そして、マルチプレクサMUXはテストモードに設 定された時に入力端子PIiからのデータを取り込んで DプリップフロップD-FFに出力し、さらに「SHI FT DR」が入力された場合には前段からのデータを DフリップフロップD-FFに出力する。そして、この 状態でDフリップフロップD-FFにクロック信号CL OCK DRを送出すると、DフリップフロップD-F Fの出力が次段のB/Sセルに転送される。

【0010】次に、図12(b)において、ファンクションロジック(FLG)から入力されたデータはマルチプレクサMUXの第1入力に入力される。また、前段のB/Sセルから入力されたデータはDフリップフロップDーFFを介してマルチプレクサMUXの第2入力に設定された時にDフリップフロップDーFFの出力を出力端子POj(図11ではjは5から8までの整数)に送出し、通常モードではファンクションロジック(FLG)から入力されたデータを出力端子POjに送出する。DフリップフロップDーFFの出力は次段(このB/SセルがBC8に相当する場合はアストシリアル出力端子TSO、BC5~BC7に相当する場合はB/SセルBC6~BC8)にも出力される。

【0011】なお、図示されていないが、図11の集積回路IC11には「SHIFT DR」やクロック信号 CLOCK DRを発生して各B/Sセルに送出する回路及び通常モード時にシリアルインタフェースSIFから入力されたデータを処理してファンクションロジック FLGのモード設定、パラメータ設定等を行う通常信号 処理回路が設けられている。

【0012】以上のように構成された集積回路IC11 はテストモード時に以下の各動作を行う。

- (1) テストシリアル入力端子TSIから入力された4ピットのシリアルデータをB/Sセル $BC1\sim BC4$ に一旦格納した後、クロック信号CLOCK DRに基づいてB/Sセル $BC5\sim BC8$ に転送し、さらにテストシリアル出力端子TSOから出力する。
- (2)入力端子PII~PI4をからパラレルに入力された4ビットのデータをB/SセルBCI~BC4に一旦格納した後、クロック信号CLOCK DRに基づいてB/SセルBC5~BC8に転送し、テストシリアル出力端子TSOを介してシリアルデータとして出力する。
- (3) テストシリアル入力端子TSIから入力された4 ピットのシリアルデータをB/Sセル $BC1\sim BC4$ に 一旦格納した後、クロック信号CLOCK DRに基づいてB/Sセル $BC5\sim BC8$ に転送し、さらにそれぞれ対応した出力端子 $PO5\sim PO8$ からパラレルデータとして出力する。

【0013】このように、テストインタフェースTIF及びB/SセルBC1~BC8を有する集積回路IC11と同様な構成の集積回路IC12~IC14をそれぞれ図12に示すように接続し、第1の集積回路IC11のテストシリアル入力端子TSIにテスト用の4ビットのシリアルデータであるテストデータTDを入力する。このテストデータTDは、図10に示されている集積回路IC11のパラレル出力端子PO側に設けられたB/SセルBC5~BC8に格納され、さらにパラレル出力端子POからそれぞれ続く第2の集積回路IC12の入

力端子PIに出力される。

【0014】第2の集積回路IC12のパラレル入力端子PIに入力されたテストデータTDは、第2の集積回路IC12のパラレル入力端子PIに対応して設けられたB/Sセル(図11のB/SセルBC1~BC4と同様)に格納され、さらに集積回路IC12のパラレル出力端子POに対応したB/Sセル(図11のB/SセルBC5~BC8と同様)に転送され、テストシリアル出力端子TSOから出力される。以下、同様にして集積回路IC13及びIC14においても、それぞれのテストシリアル入力端子TSI及びテストシリアル出力端子TSOを介して入出力される。

【0015】このようにして集積回路IC11のパラレル入力端子PI及び集積回路IC12のパラレル出力端子PO間のパラレル信号線を介してテストデータTDが出力されることにより、例えばテストデータTDとして「1111」が入力された場合、集積回路IC11のパラレル出力端子PO及び集積回路IC12のパラレル入力端子PI間のパラレル信号線に断線又は接続不良等があれば、第2の集積回路IC12のテストシリアル出力端子TSOから出力されるシリアルデータは、不良箇所に対応したデータだけが「0」となり、例えば「1011」等のようなデータとなって出力される。

【0016】したがって、この出力データに基づいて第1の集積回路IC11及び第2の集積回路IC12の接続状態を検査することができる。なお、実際の集積回路では、例えば、IC11とIC13も接続されていたり、IC12の出力がIC11に入力されている場合もあるが、ここでは説明を簡単にするために、規則的に接続されている場合を示した。

【0017】図1は従来の電子装置検査システムの構成を示すプロック図である。ここで、図10及び図11との対応部分に同一の符号を付してある。カメラー体型VTR等の電子装置20は1つの基板上に2つの集積回路IC21及びIC22が設けられており、集積回路IC22のパラレル出力端子PO及び集積回路IC22のパラレル入力端子PIがそれぞれ接続され、2個の集積回路IC21及びIC22間でデータを送受するように構成されている。また、集積回路IC21及びIC22のそれぞれのシリアルインタフェースSIFはセレクタ23、内部通信バス24を介してマイコンCOMに接続されており、マイコンCOMと集積回路IC21、IC22間でシリアル通信を行うように構成されている。

【0018】以上のように構成された電子装置20において、セレクタ23には外部端子部25が接続されており、そのセレクト端子SELが「H」レベルに制御されたとき、セレクタ23は図13に破線で示すようにマイコンCOMから外部端子部25側に切り替わるように構成されている。また、外部端子部25には第1の双方向通信パス26を介して検査装置27が接続されており、

検査装置 2 7 が外部端子部 2 5 に対して各種制御データの送信を行い、かつ、外部端子部 2 5 を介して電子装置 2 0 の内部通信バス 2 4 に対して直接テストデータの送 受信を行うように構成されている。

【0019】さらに、マイコンCOMには外部バスインタフェース28が接続されており、外部バスインタフェース28には外部通信バス(第2の双方向通信バス)29を介して検査装置27が接続されている。外部通信バス29は、従来、電子装置20のリモコン制御、集積回路IC21及びIC22のモード設定、パラメータ設定等に用いるデータの送受信に用いられていたもので、こでは検査装置27がマイコンCOMにテストを行うフェース28及び外部通信バス29としては、例えば、本出願人の提案したLANC(Local Application Control BusSystem:登録商標)と呼ばれるものがある。LANCの詳細については、例えば、特開昭61-147687号公報に記載されているので、ここでは説明しない。

【0020】図14において、検査装置27により外部端子部25のセレクト端子SELが「H」レベルに制御されたとき、セレクタ23は破線で示すようにマイコンCOMから外部端子部25側に切り替わる。この状態においては、外部端子部25のテストシリアル出力端子TSO、テストシリアル入力端子TSI及びテストクロック端子TCKが集積回路IC21及びIC22のそれぞれのシリアルインタフェースSIFのシリアル入力端子SI、シリアル出力端子SO及びクロック入力端子SCKに接続される。

【0021】また、この時、外部端子部25のチップセレクト端子CSAは集積回路IC21のチップセレクト端子CSに接続され、さらに外部端子部25のチップセレクト端子CSBは集積回路IC22のチップセレクト端子CSA及びCSBを用いて集積回路IC21及びIC22を別々に動作させることにより、シリアルインタフェースに接続される内部通信バス24において、集積回路IC21及びIC22のそれぞれのシリアル出力端子SOからのデータが同時に出力されないように構成されている。

【0022】ここで、外部端子部25のテストモードセレクト端子TMSは集積回路IC21及びIC22のテストモードセレクト端子TMSに接続されており、テストモードセレクト端子TMSの論理レベルに応じて集積回路IC21及びIC22をテストモードに設定するように構成されている。このテストモードにおいては、集積回路IC21のシリアル入力端子SIに入力されたテストデータはB/SセルB/SセルBC1~BC4(図示せず)からBC5~BC8に転送され、パラレル出力端子POから集積回路IC22のパラレル入力端子PI

に送出される。そして、集積回路IC22のパラレル入力端子PIに入力されたテストデータはB/SセルBC1~BC4からB/SセルBC5~BC8(図示せず)に転送され、シリアル出力端子SOから出力するように構成されている。

【0023】この検査システムでは、集積回路IC21 及びIC22にテストインタフェースTIFを設けず、 シリアルインタフェースSIFからテストデータを入力 する。そのため、通常モード時にシリアルインタフェー スSIFから入力されたデータを通常信号処理回路に送 出し、テストモード時にシリアルインタフェースSIF から入力されたデータをB/Sセルに送出するためのス イッチング回路が必要であるが、テストインタフェース TIFが省略されているので、集積回路の構成が簡略化 されている。

#### [0024]

【発明が解決しようとする課題】しかしながら、前記従来の電子装置検査システムはアナログ集積回路のテストに使用することができないという問題点があった。すなわち、図12 (a)に示したように入力側のB/S セルでは、入力端子PIiのテストデータがファンクションロジック(FLG)に入力されている。アナログ集積回路ではこのファンクションロジック(FLG)に相当する内部回路は、例えば2.5 $V\pm0$ .5V程度の電圧で動作するのに対して、テストデータはVccとGNDとの間、例えば5Vの振幅を有するので、テストデータが内部回路を破壊してしまう恐れがある。

【0025】同様に、A/DコンバータやD/Aコンバータを内蔵したディジタル集積回路等のようなアナログ端子を有するディジタル集積回路に対して、そのアナログ端子の接続状態の検査に使用することができないという問題点があった。そのため、前記従来の電子装置検査システムはAV機器等、アナログ集積回路とディジタル集積回路が混在している電子装置のテストに使用することができなかった。

【0026】本発明は、前記問題点を解決して、ディジタル集積回路のアナログ端子及びアナログ集積回路に対してもB/S方式によるテストを可能にする電子装置検査システムを提供することを目的とするものである。

#### [0027]

【課題を解決するための手段】前記問題点を解決するために、本発明は、電子装置を構成する複数の集積回路の入出力端子間の接続状態をB/S方式を用いて検査するシステムにおいて、複数の集積回路中、少なくともアナログ集積回路のB/Sセル及びディジタル集積回路のアナログ端子のB/Sセルにはテストモード時にテスト信号がアナログ集積回路の内部に印加されないようにする回路を設けたものである。

#### [0028]

【作用】本発明によれば、以上のように電子装置検査シ

40 1700

ステムを構成したので、テストモード時には、少なくともアナログ集積回路の内部にはテスト信号が印加されなくなる。その結果、テスト信号によりアナログ集積回路の内部が破壊される恐れがなくなる。したがって、 B/S方式による検査をディジタル集積回路のアナログ端子及びアナログ集積回路にも適用することができる。

[0029]

【実施例】以下、本発明の実施例について図面を参照しなから詳細に説明する。図】は本発明の実施例における B/Sセルの構成を示すプロック図であり、(a) は入力セル、(b) は出力セルを示す。ここで、図12との対応部分には同一の番号を付してある。

【0030】図1 (a) において、入力端子P I i から 入力されたデータはマルチプレクサMUX1の第1入力 とマルチプレクサMUX2の第1入力に送出される。マ ルチプレクサMUX1の第2入力には前段の出力データ (このB/Sセルが図11のBC1に対応する場合は、 テストシリアル入力端子TSI、BC2~BC4に対応 する場合はそれぞれBC1~BC3の出力)が入力され ている。そして、マルチプレクサMUX1はテストモー ドに設定された時に入力端子PIiからのデータを取り 込んでDフリップフロップD-FFに出力する。また、 「SHIFTDR」が入力された場合には前段からのデ ータをDフリップフロップD-FFに出力する。そし て、この状態でDフリップフロップD-FFにクロック 信号CLOCK DRを入力すると、Dフリップフロッ プD-FFの出力が次段のB/Sセルに転送される。以 上の動作は図12(a)に示した従来の入力セルと同じ である。

【0031】また、マルチプレクサMUX2の第2入力はオープン状態もしくは内部回路を破壊しない程度の適当な電圧に接続されている。そして、テストモードに設定された時に内部回路の入力をオープン状態もしくは適当な電圧が印加される状態にし、通常モードでは入力端子PIiから入力されたデータをそのまま内部回路に入力するように制御される。すなわち、マルチプレクサMUX2はテストモードに設定された時に、入力端子PIiと内部回路を切り離す機能を持っている。

【0032】次に、図1(b)において、内部回路から入力されたデータはマルチプレクサMUX3の第1入力に入力される。また、前段のB/Sセルから入力されたデータはDフリップフロップD-FFを介してマルチプレクサMUX3の第2入力に入力される。マルチプレクサMUX3はテストモードに設定された時にDフリップフロップD-FFの出力を出力端子POjに送出し、通常モードでは内部回路から入力されたデータを出力端子POjに送出する。DフリップフロップD-FFの出力は次段(このB/Sセルが図11のBC8に対応する場合は、テストシリアル出力端子TSO、BC5~BC7に対応する場合はB/SセルBC6~BC8)にも出力

される。すなわち、この出力セルでは、マルチプレクサ MUX3が通常モード時に内部回路から入力されたアナログデータをそのまま通過させるアナログスイッチとして機能する点が、図12(b)に示したマルチプレクサ MUXと相違する。

【0033】以上説明したB/Sセルが従来のB/Sセルと異なる点は以下の通りである。すなわち、図1

(a) の入力セルではテストモード時に入力端子PIi と内部回路を切離すことにより、テストデータが内部回路を破壊することを防止する機能が付加されている。また、図1(b)の出力セルでは通常モード時に内部回路から入力されたアナログデータをそのまま通過させることによりアナログ集積回路としての動作を妨げないようにする機能が付加されている。

【0034】図2は本発明の実施例に係る電子装置検査 システムの構成を示すブロック図である。カメラ一体型 VTR等の電子装置1は1つの基板上に複数の集積回路 が設けられており、ここでは集積回路 I C 1 ~ I C 3 の み示してある。これらはいずれもアナログ集積回路であ る。集積回路IC1のパラレル出力端子POと集積回路 IC2のパラレル入力端子PIが接続され、集積回路I C2のパラレル出力端子POと集積回路IC3のパラレ ル入力端子PIが接続されており、これらの集積回路I C1~IC3間でデータを送受信するように構成されて いる。また、集積回路IC1~IC3のそれぞれのシリ アルインタフェースSIFは内部通信バス2を介してマ イコンCOMに接続されており、マイコンCOMと集積 回路IC1~IC3間でシリアル通信を行うように構成 されている。なお、集積回路IC1~IC3に設けられ たB/SセルBC1~BC8は図11と同じ番号が付し てあるが、勿論これらは図1に示したように構成されて

【0035】以上のように構成された電子装置1において、マイコンCOMは外部バスインタフェース3及び外部通信バス4を介して検査装置5に接続されている。外部バスインタフェース3及び外部通信バス4は従来例において説明したLANC等、電子装置1のリモコン制御、集積回路IC1~IC3のモード設定、パラメータ設定等に用いられているもので、ここでは検査装置5がマイコンCOMにテストデータの送受信、コマンドの送信等を行う。

【0036】図3は本発明の実施例において検査装置がマイコンCOMに送出するデータの構成図であり、B/Sデータを書込む集積回路を指定するIC指定コマンド、集積回路のB/Sセルに書込むB/Sデータのデータ長、B/Sデータ及びB/Sモード設定コマンドから構成されている。図4は本発明の実施例におけるマイコンのRAMの構成図であり、図3に示したB/Sモード設定コマンド、B/Sデータ長及びIC指定コマンドを格納するコマンドエリアCA、検査装置から入力され集

積回路へ出力されるB/Sデータを格納する出力データエリアDA1及び集積回路から入力されたB/Sデータを格納する入力データエリアDA2を有する。

【0037】図5は本発明の実施例における検査手順のフロー図、図6及び図7は図5の各ステップにおける集積回路の状態を示す説明図である。ここで、図5の集積回路IC1~IC3のB/Sセルの配置は図2と同じである。以下、図1~図7を参照しながら、集積回路IC1のパラレル出力端子POと集積回路IC2のパラレル出力端子POと集積回路IC2のパラレル出力端子POと集積回路IC3のパラレル入力端子PIの接続状態を順次検査する場合の手順について説明する。

【0038】まず、検査装置5は外部通信バス4及び外部バスインタフェース3を介してマイコンCOMをB/Sモードにする。マイコンCOMはB/Sモードになると、通常動作を停止する。また、テストモードセレクト端子TMSを「H」にして集積回路IC1~IC3をテストモードに設定する。そして、B/Sモード設定コマンド待機状態となる。

【0.039】次に、検査装置5はマイコンCOMに図2 に示したデータを送出する。マイコンCOMはデータを 受信すると、IC指定コマンド、B/Sデータ長及びB /Sモード設定コマンドをRAMのコマンドエリアCA に格納し、B/Sデータを出力データエリアDA1に格 納する(図5のステップS1)。ここでは、B/Sデー タは集積回路IC1のパラレル出力端子POにテストデ ータ「1111」を設定するためのデータP1 = 「11110000」であり、IC指定コマンドは集積回路 I C1を指定するコマンドであり、B/Sモード設定コマ ンドは出力データエリアDA1に格納されたB/Sデー タを集積回路に送出し、集積回路から読出されたデータ を入力データエリアDA2に格納することを指令するコ マンドである。この時、集積回路IC1~IC3には通 常のモードにおいて格納されたデータが残っている(図 6 (a) の\*印)。

【0040】次に、マイコンCOMはコマンドエリアCAに格納したIC指定コマンドを読み、チップセレクト端子CSAを「H」レベルとすることにより集積回路IC1を選択する。そして、RAMの出力データエリアDA1からデータ「11110000」を読出し、集積回路IC1のシリアル入力端子SIに送信する。この時、集積回路IC1のシリアル出力端子SOからデータ「\*\*\*\*\*\*」が読み出され、マイコンCOMの入データエリアDA2に格納される(図5のステップS2)。入力されたデータ「11110000」は図6(b)に示すように、前半の4ビットであるテストデータ「111」が集積回路IC1のパラレル出力端子POに接続されたB/SセルBC5~BC8に格納されるので、パラレル出力端子POにテストデータ「1111」が現れる。後半の4ビットのデータ「0000」は

テストに使用しないので、これ以外の任意のパターンでよい。シリアル入力端子SIへの送出が終わると、チップセレクト端子CSAを「L」レベルにする。チップセレクト端子CSAを「L」レベルとすることによって集積回路IC1をホールドモードに制御する。このモードでは集積回路IC1の状態は変化せず、パラレル出力端子POのデータはテストデータ「1111」を保持する。

【0041】次に、検査装置5はマイコンCOMに図3に示したデータを送出する。マイコンCOMはデータを受信すると、ステップS1と同様に各データをコマンドエリアCAまたは出力データエリアDA1に格納する(図5のステップS3)。ここでは、B/Sデータは集積回路IC2のパラレル出力端子POにテストデータ「11111」を設定するためのデータP2=「111110000」であり、IC指定コマンドは集積回路IC2を指定するコマンドである。この時、データP2はステップS1で出力データエリアDA1に格納したデータP1に上書きしてもよいし、出力データエリアDA1の別のアドレスに格納してもよい。本実施例では、RAMを節約するために上書きした。

【0042】次に、マイコンCOMはIC指定コマンド を読み、チップセレクト端子CSBを「H」レベルとす ることにより集積回路IC2を選択する。そして、集積 回路IC2のパラレル入力端子PIにおいて、集積回路 IC1のパラレル出力端子POのテストデータ「111 1」を捕捉する(図5のステップS4、図6(c))。 【0043】そして、集積回路IC2のシリアル入力端 子SIにデータ「11110000」を入力する。この 時、集積回路IC2のシリアル出力端子SOからデータ 「\*\*\*\*1111」を読み出し、マイコンCOMの入 カデータエリアDA2に格納する(図5のステップS 5、図7(a))。すなわち、このステップでは集積回 路IC1のパラレル出力端子POと集積回路IC2のパ ラレル入力端子PIの接続状態を検査するデータP1の 読出しと集積回路IC2のパラレル出力端子POと集積 回路IC3のパラレル入力端子PIの接続状態を検査す るデータP2の書込みが同時に行われる。次に、チップ セレクト端子CSBを「L」レベルにすることによっ て、集積回路IC2をホールドモードにする。

【0044】マイコンCOMの入力データエリアDA2に格納されたデータ「\*\*\*\*111」の後半の4ビットを図5のステップS1で出力データエリアDA1に格納したデータ「11110000」の前半の4ビットと比較することにより、集積回路IC1のパラレル出力端子POと集積回路IC2のパラレル入力端子PIの接続状態を検査する(図5のステップS6)。この比較はマイコンCOMが行っても検査装置5が行ってもよいが、マイコンCOMで行うように構成すると集積回路の構成を変更した場合にマイコンCOMのプログラムを変

更しなければならないのに対し、検査装置5で比較を行う場合は、入力データエリアDA2の内容を外部バスインタフェース3を通して検査装置5に読込むので、検査装置5のプログラムを変更するだけで対応することができる。

【0045】次に、検査装置5はマイコンCOMに図3 に示したデータを送出する。マイコンCOMはデータを 受信すると、各データをコマンドエリアCA及び出力デ ータエリアDA1に格納する(図5のステップS7)。 ここでは、B/Sデータは集積回路IC3のパラレル出 力端子POにテストデータ「1111」を設定するため のデータP3=「11110000」であり、IC指定 コマンドは集積回路IC3を指定するコマンドである。 【0046】次に、マイコンCOMはIC指定コマンド を読み、チップセレクト端子CSCを「H」レベルとす ることにより集積回路IC3を選択する。そして、集積 回路IC3のバラレル入力端子PIにおいて、集積回路 IC2のパラレル出力端子POのテストデータ「111 1 - を捕捉する (図5のステップS8、図7(b))。 【0047】そして、集積回路IC3のシリアル入力端 子SIにデータP3=「11110000」を入力す る。この時、集積回路IC3のシリアル出力端子SOか らデータ「\*\*\*\*1111」を読み出し、マイコンC OMの入力データエリアDA2に格納する(図5のステ ップS9、図7(c))。すなわち、ここでもステップ S5と同様に集積回路IC2のパラレル出力端子POと 集積回路IC3のパラレル入力端子PIの接続状態を検 査するデータP2の読み出しと集積回路IC2のパラレ ル出力端子POと例えば集積回路IC4(図示せず)の パラレル入力端子PIの接続状態を検査するデータP3 の書込みが同時に行われる。

【0048】マイコンCOMO入力データエリアDA2 に格納されたデータ「\*\*\*\*1111」の後半の4ビットを図5のステップS3で出力データエリアDA1に格納したデータ「11110000」の前半の4ビットと比較することにより、集積回路 IC2のパラレル出力端子POと集積回路 IC3のパラレル入力端子PIの接続状態を検査する(図5のステップS10)。

【0049】以下、IC4、IC5・・・(図示せず)と順次同様にしてテストを行う。そして、テストデータ「1111」を用いたテストが終了したら、テストデータを「0000」として上述のテストモードを繰り返す。この結果、はじめに集積回路 $IC1\sim IC3$ 等に入力したテストデータ「1111」及び「0000」と集積回路 $IC1\sim IC3$ 等のシリアル出力端子SOから出力されたデータとの比較結果を得ることができ、比較結果に差異があれば、差異のデータに対応した信号線に接続不良等の異常があることが分かる。

【0050】なお、本発明は前記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能で

あり、それらを本発明の範囲から排除するものではない。例えば、前記実施例はアナログ集積回路に対してB/Sを行う場合について説明したが、ディジタル集積回路のアナログ端子に対しても同様にしてB/Sを行うことができる。また、前記実施例では検査装置が外部バスインタフェースを介してマイコンにデータを送出しているが、従来例と同様に外部端子部を介して直接内部通信バスにデータを送出するように構成してもよい。さらに、図1に示したB/Sセルをディジタル集積回路のディジタル入出力端子に設けてもよい。

#### [0051]

【発明の効果】以上、詳細に説明したように、本発明によればアナログ集積回路及びディジタル集積回路のアナログ端子に対してもB/S方式を用いたテストが可能になる。そのため、AV機器等、アナログ集積回路とディジタル集積回路が混在している電子装置のテストをB/S方式により行うことができるので、電子装置の製造工程における生産性が向上する。

#### 【図面の簡単な説明】

【図1】本発明の実施例におけるB/Sセルの構成を示すブロック図である。

【図2】本発明の実施例に係る電子装置検査システムの 構成を示すブロック図である。

【図3】本発明の実施例において検査装置がマイコンC・OMに送出するデータの構成図である。

【図4】本発明の実施例におけるマイコンのRAMの構成図である。

【図5】本発明の実施例における検査手順のフロー図である。

【図6】図5の各ステップにおける集積回路の状態を示す説明図である。

【図7】図5の各ステップにおける集積回路の状態を示す説明図である。

【図8】集積回路の構成を示す説明図である。

【図9】複数の集積回路及びマイコンの接続状態を示す接続図である。

【図10】従来のB/S用集積回路の構成を示す説明図である。

【図11】従来のB/S用集積回路の内部構成を示す説明図である。

【図12】従来のB/Sセルの構成を示すブロック図である。

【図13】複数の集積回路に対してB/Sを行う場合の 説明図である。

【図14】従来の電子装置検査システムの構成を示すブロック図である。


#### 【符号の説明】


MUX1~MUX3 マルチプレクサ

1 電子装置


IC1~IC3 集積回路









【図7】



【図13】





THIS PAGE BLANK (USPTO)